FPGA-zu-DDR3-Hochgeschwindigkeits-Leiterplattendesign: Der komplette Leitfaden zum Routing einer zuverlässigen Speicherschnittstelle
Eines der schwierigsten Probleme im Hochgeschwindigkeits-Leiterplattendesign ist das Routing einer zuverlässigen Speicherschnittstelle zwischen einem FPGA und DDR3. Dieser vollständige Leitfaden deckt es von A bis Z ab — SSTL-15, Signalgruppen, Fly-by-Topologie, Terminierung, Lagenaufbau und Impedanz, BGA-Fanout, Länge
EN